三星电机发布MLC架构应对高密度封装需求

据ChainCatcher报道，三星电机封装部门负责人Kim Sang-hoon于9月10日在KPCA Show INSIGHT 2026会议上披露新型多层芯核（MLC）技术路径，旨在破解当前AI半导体封装基板在尺寸扩展与结构复杂性双重压力下的工程瓶颈。

从单层到多层芯核：材料整合带来性能跃升

Kim Sang-hoon指出，通过将多层覆铜板（CCL）与芯核材料进行集成，或采用混合式配置，可实现结构刚性与布线自由度的双重优化。该技术路线为解决高密度互连场景下的热应力与信号完整性问题提供了新思路。

凸点间距持续微缩，高端应用逼近50微米门槛

当前量产普遍采用90微米及以上凸点间距，85微米被视为关键工艺节点，而80微米已构成显著制造难题。未来高端应用场景预计将向55至45微米级金属凸点演进。同时，基板层数预计将由90毫米尺寸下的约20层，攀升至120毫米规格下的40层以上，凸显封装复杂度的指数级增长趋势。